為了協(xié)助客戶查找電路損壞原因，英創(chuàng)公司特意進行了一系列破壞性的靜電抗擾度與浪涌抗擾度試驗，以分析電路損壞情況及相關(guān)的因素。下圖是基于英創(chuàng)工控主板設(shè)計的典型嵌入式工控機應(yīng)用底板的結(jié)構(gòu)，在破壞性試驗中，所表現(xiàn)出來的元器件損壞區(qū)域，也有針對性。

典型應(yīng)用底板結(jié)構(gòu)

　　下面是試驗時的幾種典型的故障與損壞情況：

　　相關(guān)破壞性試驗的案例更加詳細的說明與分析如下：

靜電抗擾度 破壞性試驗案例

　　破壞性試驗一：端口無保護靜電抗擾度試驗

圖1：端口無保護的模擬信號輸入電路

　　該試驗電路，是4~20mA 模擬輸入采集電路，模擬信號輸入端口沒有設(shè)計保護電路，進行靜電抗擾度3級（8kV）空氣放電實驗時， DC-隔離電源U6存在放電火花現(xiàn)象，隔離器件U2、U4、U5件發(fā)燙，系統(tǒng)死機。后經(jīng)檢查，電路中并沒有元器件損壞，功能正常。試驗結(jié)果信息如下表所示：

　　分析：在試驗中，發(fā)現(xiàn)系統(tǒng)死機后，并沒有繼續(xù)進行靜電放電試驗，導(dǎo)致模擬端集累了但又不能擊穿隔離器件的電勢，因此使信號隔離器件U2、U4、U5發(fā)燙，DC-DC隔離電源U6自激，使1、2腳出現(xiàn)短路的現(xiàn)象，最終系統(tǒng)斷電，出現(xiàn)系統(tǒng)死機的現(xiàn)象。所以，在后續(xù)的檢查中，再重新上電，系統(tǒng)又恢復(fù)為正常工作狀態(tài)。但可以肯定，沒有元器件損壞，只能算是“幸運”，在這個電路環(huán)境下，再進行放電動作，系統(tǒng)中將會有元器件物理損壞。對于這類電路的改進，需要在4~20mA輸入端口增加抗浪涌保護器件與抗靜電保護器件。

　　破壞性試驗二：RS485端口保護不合理 靜電抗擾度試驗

圖2：保護電路不合理的RS485端口

　　上圖是RS485端口，它的TVS器件D1、D2下端連接了電容后再到地平面，但沒有更有效快速吸收靜電的放電回路，因此保護電路設(shè)計不合理。靜電抗擾度3級（8kV）空氣放電試驗時，導(dǎo)致RS485通訊相關(guān)的數(shù)字隔離器件損壞：DC-DC電源U3損壞，數(shù)字信號隔離器件U1損壞，同時主板也損壞，CPU發(fā)燙，系統(tǒng)無法啟動。檢查發(fā)現(xiàn)，主板3.3V對地短路，最終確認(rèn)是CPU損壞。試驗結(jié)果信息如下表所示：

　　分析：該電路中，由于D1、D2構(gòu)成的放電回路經(jīng)高壓電容C1到地平面，會導(dǎo)致靜電放電時，電勢都積累在電路地平面，最后擊穿數(shù)字隔離器件U1與DC-DC隔離電源U3，再進一步侵入主板，燒壞CPU的串口資源引腳，使CPU的 3.3V電源腳出現(xiàn)短路的現(xiàn)象。

　　類似這種情況，英創(chuàng)公司在對客戶返回維護的主板中，發(fā)現(xiàn)有相當(dāng)多的現(xiàn)象：IO功能異常，IO損壞，IO對地短路（CPU發(fā)燙，電源對地短路），但從外觀上又沒有明顯的物理損壞，那么可以確認(rèn)，是應(yīng)用底板的部份端口靜電抗擾度特性很差導(dǎo)致。對于這類電路的改進，可參考文檔《提高嵌入式設(shè)備電磁兼容性的設(shè)計參考》中圖9進行電路的完善。

浪涌抗擾度 破壞性試驗案例

　　破壞性試驗三：電源端口保護不完善 浪涌抗擾度試驗

圖3：保護電路不合理的DC電源輸入端

　　該電路是直流電源輸入端口，在進行浪涌抗擾度 線-線 4級（+/-2kV）試驗時，致電源輸入端TVS器件D34燒毀短路，系統(tǒng)不啟動。試驗結(jié)果信息如下表所示：

　　分析：在該電路中，由于電源輸入端口抗浪涌保護電路中，差模浪涌脈沖只能利用壓敏電阻MOV1和TVS器件D34釋放能量，但壓敏電阻MOV1反應(yīng)比TVS器件慢很多，所以D34提前起保護作用。又由于D34能承受的功率有限，因此D34燒壞短路，以致于后面的器件沒有再被損壞。在這里，要改善電源輸入端的抗浪涌保護特性，需要讓功率較大的壓敏電阻MOV1啟動保護作用，才能釋放更大的能量，所以在電源輸入線路中，串入了共模線圈，利用電感兩端的相位差，使壓敏電阻MOV1能比TVS器件D34提前起保護作用，最終達到保護目的。相關(guān)的電路，可參考文檔《提高嵌入式設(shè)備電磁兼容性的設(shè)計參考》中圖1。

　　破壞性試驗四：網(wǎng)絡(luò)插座接地不合理 浪涌抗擾度試驗

     圖4：接地錯誤的RJ45座子　　　　　　　　　　　　　　　　　　　　圖5：HR871181A內(nèi)部電路圖

　　在該網(wǎng)絡(luò)接口電路圖中，根據(jù)HR871181數(shù)據(jù)手冊，CN10第8腳應(yīng)該連接到RJ45的金屬外殼，并連接到安全接地點，因此這里是不正確的。在進行浪涌抗擾度 線-地 4級（+/-4kV）試驗時，能發(fā)現(xiàn)CN10金屬外殼與系統(tǒng)地平面之間有明顯的放電火花現(xiàn)象。在多次放電沖擊后，系統(tǒng)死機。后經(jīng)檢查，主板電源芯片，PHY芯片、CPU均損壞。試驗結(jié)果信息如下表所示：

　　分析：由于PE端連接錯誤，即該一體化RJ45座內(nèi)部電路的第8腳，在浪涌模擬實驗時，所有電勢能量均進入系統(tǒng)地平面，且沒有及時對PE接地點進行放電，使系統(tǒng)地平面電勢升高，直接導(dǎo)致系統(tǒng)電源環(huán)境錯亂，最終損壞大量的低耐壓元器件。在英創(chuàng)公司對客戶返回維護的板卡中，經(jīng)常發(fā)現(xiàn)主板上存在器件燒裂，或電源燒壞等嚴(yán)重的現(xiàn)象，根據(jù)該試驗例子分析，可能與設(shè)備的PE接地有關(guān)：PE接地點錯誤連接、PE接地不良等。

　　在對網(wǎng)絡(luò)端口的進行浪涌抗擾度共模實驗過程中總結(jié)到一點：由于一體化RJ45連接座的浪涌抗擾度特性有差異，也會對網(wǎng)絡(luò)端口浪涌抗擾度試驗結(jié)果產(chǎn)生一定影響。

　　破壞性試驗五：網(wǎng)絡(luò)端口差模 浪涌抗擾度試驗

圖6：網(wǎng)絡(luò)端口浪涌抗擾度試驗 線-線 耦合示意圖

　　在正常使用環(huán)境中，網(wǎng)絡(luò)通訊線均是雙絞通訊線，其特點就是線纜自身就能對降低差模信號的影響。為了驗證網(wǎng)絡(luò)接口在接入浪涌抗擾度 線-線（差模）影響下的情況，特意對網(wǎng)絡(luò)端口進行浪流抗擾度 線-線 3級（+/-1kV）實驗，在SBC880工空機上，采用一體化RJ45連接座HR871181A，會體現(xiàn)出100%導(dǎo)致PHY損壞的情況。試驗結(jié)果信息如下表所示：

　　分析：由于一體化的RJ45座子內(nèi)部無差模保護相關(guān)措施，導(dǎo)致差模信號通過變壓器，直接耦合到MDI信號線，同時表現(xiàn)出MDI線上的ESD器件保護無效，最終導(dǎo)致PHY芯片損壞，更換后，功能正常。英創(chuàng)公司的部份客戶所返修的主板，就存在PHY芯片損壞比例較大的情況。因此，根據(jù)該試驗，建議對網(wǎng)線布線環(huán)境進行檢查，特別是使用了POE的情況。

　　根據(jù)以上對網(wǎng)絡(luò)接口的浪涌抗擾度試驗，需要更進一步提高網(wǎng)絡(luò)接口的可靠性，可采用分體RJ45連接座（即RJ45插座與網(wǎng)絡(luò)變壓器獨立），參考如下電路進行設(shè)計，浪涌抗擾度的保護效果會提高：

圖7：更完善的分體式網(wǎng)口保護電路

　　關(guān)于更多提高電路靜電抗擾度與浪涌抗擾度特性的參考電路，請參考：《提高嵌入式設(shè)備電磁兼容性的設(shè)計參考》。